| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- restTemplate
- LinkedList
- ORM
- spring
- 백준
- 서버
- 스프링부트
- 프로그래머스
- 제로베이스
- QueryDSL
- 백엔드
- actuator
- TestCode
- SpringSecurity
- 백엔드공부
- SpringBoot
- error
- JWT
- 연관관계
- spring boot
- 자료구조
- 컴퓨터 공학
- 핵심가이드
- Java
- 컴퓨터 구조
- JPA
- array
- 백엔드스쿨
- queue
- 개발자
Archives
- Today
- Total
be_better
[컴퓨터 구조] 64K 메모리 동작과 구성 본문
목차
RAM array 개념
8 x 1 RAM 두 개를 엮게 되면
- Data In 은 각 8 x 1 RAM에 별도로 입력이 들어가고
- Address와 Write는 두 8 x 1 RAM에 동일하게 입력이 들어간다.
처음의 RAM은 1 bit만 읽고 쓸 수 있는 불편함이 있었기 때문에 여러가지 비트들을 한꺼번에 읽고 쓸 수 있게 하기 위해 RAM을 붙여서 나열한 개념
8 x 2 RAM array
8 x 1 RAM 두 개를 엮고 Data In이 두 개 일 때
하나의 데이터가 2bit인 8개의 주소를 뜻하는 8x2 RAM으로 표현
16 x 1 RAM array
8 x 2 RAM array 구조에, Select 신호와 1-to-2 Decoder / 2-to-1 Selector 추가
- 두 개의 Data In이 있을 때 Select가 각각의 데이터의 경로를 선택
- Address를 결정할 신호 3개와, Select 1개의 조합으로 특정 주소를 결정해줌
- 각각의 데이터를 해당 주소에 쓰고, 다시 Select 신호에 따라 Selector에서 두개의 데이터 중 하나의 데이터 값을 출력
M x N RAM array
이런식으로 여러개의 RAM을 연결하고, 여러 개의 Select 신호로 Decoder/Selector를 구성하면 많은 데이터를 읽고, 저장할 수 있게 된다.
Address신호가 10개면 2의 10승인 1024개의 주소에
Data In이 8개인 RAM은
1024 x 8 RAM -> 1024 x 8 bit -> 8196 bits를 다루는 RAM array
64K RAM
K는 1024를 의미하기 때문에 64K는 2의 16승 이다.
64K RAM은
위와 같은 과정으로 8 x 1 RAM array를 구성해서 2의 16승 개의 주소에
Data In이 8개인 RAM을 의미한다.
'컴퓨터 공학 지식 > 컴퓨터 구조' 카테고리의 다른 글
| [컴퓨터 구조] CPU의 프로그래밍 (0) | 2023.09.06 |
|---|---|
| [컴퓨터 구조] Accumulator (0) | 2023.09.06 |
| [컴퓨터 구조] 8 x 1 메모리 동작과 구성 (0) | 2023.09.06 |
| [컴퓨터 구조] 플립플롭 (Flip-Flop) (0) | 2023.09.06 |